

(12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION
EN MATIÈRE DE BREVETS (PCT)

(19) Organisation Mondiale de la Propriété
Intellectuelle
Bureau international



(43) Date de la publication internationale
1 avril 2004 (01.04.2004)

PCT

(10) Numéro de publication internationale
WO 2004/027844 A2

(51) Classification internationale des brevets⁷ : H01L 21/20

(21) Numéro de la demande internationale :
PCT/FR2003/050044

(22) Date de dépôt international :
1 septembre 2003 (01.09.2003)

(25) Langue de dépôt : français

(26) Langue de publication : français

(30) Données relatives à la priorité :
02/10884 3 septembre 2002 (03.09.2002) FR

(71) Déposants (pour tous les États désignés sauf US) : COM-
MISSARIAT A L'ENERGIE ATOMIQUE [FR/FR];
31-33, rue de la Fédération, F-75752 Paris 15^{ème} (FR).
S.O.I.TEC SILICON INSULATOR TECHNOLOGIES
[FR/FR]; Parc Technologies des Fontaines, Chemin des
Franques, F-38190 Bernin (FR).

(72) Inventeurs; et

(75) Inventeurs/Déposants (pour US seulement) : DI CIO-
CIO, Léa [FR/FR]; 418, chemin de Labis, F-38330 Saint
Ismier (FR). TEMPLIER, François [FR/FR]; 10, allée
des Terrasses de Criel, F-38500 Voiron (FR). BILLON,
Thierry [FR/FR]; 292, rue du Parc de la Sure, F-38500
Coublevie (FR). LETERTRE, Fabrice [FR/FR]; 33, quai
Jongkind, F-38000 Grenoble (FR).

(74) Mandataire : LEHU, Jean; c/o BREVATOME, 3, rue du
Docteur Lancereaux, F-75008 Paris (FR).

(81) États désignés (national) : JP, US.

(84) États désignés (régional) : brevet européen (AT, BE, BG,
CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE,
IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).


Publiée :

— sans rapport de recherche internationale, sera republiée
dès réception de ce rapport

[Suite sur la page suivante]

(54) Title: METHOD FOR THE PRODUCTION OF A COMPOSITE SiCOI-TYPE SUBSTRATE COMPRISING AN EPITAXY
STAGE

(54) Titre : PROCEDE DE FABRICATION D'UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE
D'EPITAXIE



(57) Abstract: The invention relates to a method for the production of a composite SiCOI-type substrate comprising the following stages: provision of an initial substrate comprising an Si or SiC support (1) supporting an SiO₂ layer (2) on which a thin SiC layer (3) is applied; epitaxy of the SiC (4) on the thin SiC layer (3). Epitaxy is carried out at the following temperatures: from 1450 °C in order to obtain 6H or 4H polytype epitaxy (4) on the thin, applied 6H or 4H polytype layer (3) respectively; if the support (1) is made of SiC, from 1350C in order to obtain

3C polytype epitaxy (4) on the thin, applied 3C polytype layer (3); if the support (1) is made of Si or SiC, from 1350 °C in order to obtain 6H or 4H polytype epitaxy (4) on a thin, applied 6H or 4H polytype layer (3) respectively if the support (1) is made of Si.

(57) Abrégé : L'invention concerne un procédé de fabrication d'un substrat composite du type SiCOI comprenant les étapes suivantes : fourniture d'un substrat initial comprenant un support (1) en Si ou en SiC supportant une couche (2) de SiO₂ sur laquelle est reportée une couche mince (3) de SiC, épitaxie de SiC (4) sur la couche mince (3) de SiC. L'épitaxie est réalisée aux températures suivantes : à partir de 1450°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (1) est en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 3C sur une couche mince reportée (3) de polytype 3C, si le support (1) est en Si ou en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (1) est en Si.

WO 2004/027844 A2

WO 2004/027844 A2



En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

PROCEDE DE FABRICATION D'UN SUBSTRAT COMPOSITE DU TYPE
SiCOI COMPRENANT UNE ETAPE D'EPITAXIE

5

DESCRIPTION

DOMAINE TECHNIQUE

L'invention concerne un procédé de fabrication d'un substrat composite du type SiCOI
10 comprenant une étape d'épitaxie réalisée sur la couche de SiC du substrat composite.

ETAT DE LA TECHNIQUE ANTERIEURE

Le carbure de silicium ou SiC est un
15 matériau qui a des propriétés physico-chimiques et électroniques bien adaptées à l'électronique de puissance. Ces dispositifs de puissance fonctionnent en vertical, la couche active étant une couche épitaxiée sur un substrat monocristallin de SiC. Malheureusement,
20 la croissance cristalline de substrat massif est réalisée par une technique de type sublimation à plus de 2000°C et ne permet pas d'obtenir des substrats avec des qualités, diamètres et coûts comparables avec les substrats de silicium par exemple.

25 La fabrication de substrats composites possédant une couche mince monocristalline de SiC liée fermement à un substrat support bas coût (SiC polycristallin ou SiC monocristallin dégradé en qualité cristalline ou en silicium) par exemple représente donc
30 un intérêt important.

Pour la réalisation d'un dispositif de puissance de type diode Schottky, diode PIN ou

interrupteur de puissance sur SiC, les propriétés requises pour le substrat massif en SiC sont une faible résistivité électrique, une excellente conductivité thermique et une bonne qualité épitaxiale de la couche
5 active épitaxiée sur ce substrat. Cependant, ces substrats ne sont pas en taille quatre pouces et de plus sont très chers.

Actuellement, les dispositifs de puissance sont réalisés à partir de substrats et d'épitaxies de
10 polytype 4H ou 6H. Le polytype cubique du carbure de silicium qui a des propriétés adéquates pour la réalisation de tels dispositifs n'est cependant pas disponible en substrat massif.

La fabrication de ces substrats composites, que l'on obtient en règle générale par la technique connue sous le nom Smart-Cut[®], laisse l'entière liberté quant au choix de la barrière de collage entre la couche mince monocristalline reportée et le support et également dans le choix de la résistivité électrique de
20 ce support. Le document FR-A-2 774 214, correspondant au brevet américain N°6 391 799, divulgue un procédé de réalisation d'une structure SOI. Cependant, dans le cas du SiC, ces couches reportées ont une épaisseur de l'ordre de 1 µm et typiquement de 0,5 µm pour obtenir
25 une activité électrique dans cette couche.

La réalisation de dispositifs, sur ce type de substrat composite, nécessiterait une reprise d'épitaxie pour obtenir une couche active sans limitation d'épaisseur, nécessaire à la tenue en
30 tension des composants de puissance.

Il est possible de réaliser des empilements SiCOI (SiC/oxyde /support) par diverses techniques.

Une première solution consiste à partir d'un substrat SOI (obtenu par les procédés SIMOX ou Smart-Cut®) et de réépitaxier du SiC cubique après conversion partielle de la couche de silicium superficielle. Dans ce cas, seul le polytype 3C est obtenu. De plus, des trous sont créés dans la couche d'oxyde pendant l'épitaxie comme cela est rapporté par les articles "Selective Deposition of 3C-SiC Epitaxially Grown on SOI Substrates" de M.Eickhoff et al., Materials Science Forum Vols. 353-356 (2001) pages 175 à 178 et "Role of SIMOX defects on the structural properties of β -SiC/SIMOX" de G. Ferro et al., Materials Science and Engineering B61-62 (1999) pages 586 à 592. On a observé que ces défauts pouvaient être réduits en éliminant les trous dans la couche superficielle de SiC. Il a été proposé également mais sans succès d'intercaler une couche de Si_3N_4 . On peut se référer à ce sujet à l'article "Stabilization of the 3C-SiC/SOI system an intermediate silicon nitride layer" de S.Zappe et al., Materials Science and Engineering B61-62 (1999), pages 522 à 525. Le polytype cubique est épitaxié à une température de l'ordre de 1350°C et la tendance est de développer des procédés à des températures de 1250°C environ pour limiter la dégradation de l'oxyde.

Une deuxième solution consiste à réaliser un empilement de matériau SiC sur un substrat électriquement isolant. Il s'agit par exemple d'un empilement SiC/oxyde/Si. Cet empilement est réalisé par le procédé Smart-Cut®. Il a l'avantage de permettre l'obtention de SiC 6H, 4H et 3C comme couche mince

reportée. Mais, comme expliqué précédemment et compte tenu de l'utilisation d'équipements utilisés couramment dans l'industrie de la microélectronique, notamment les équipements d'implantation ionique, l'épaisseur maximale des films de SiC transférés électriquement actifs est de l'ordre de 1 μm .

Pour la réalisation de dispositifs électroniques, il est souvent nécessaire de disposer d'une couche mince de SiC plus épaisse avec des niveaux de dopage différents et fortement contrôlés. Il semble donc nécessaire de recourir à une étape de dépôt épitaxial comme c'est le cas pour les substrats massifs en SiC. Cependant, la reprise d'épitaxie sur de tels substrats composites pose problème, et ce pour deux raisons principales.

Tout d'abord, la présence du support de silicium limite la température d'épitaxie aux alentours de 1413°C maximum si l'on ne veut pas que le silicium fonde. Or, cette température est à peine suffisante pour obtenir les polytypes 6H et 4H (1450°C permettrait d'obtenir de meilleurs résultats). Des inclusions de SiC cubique dans la couche sont observées au moindre défaut de surface. D'autre part, le dopage non intentionnel des couches de SiC est augmenté à basse température.

De plus, la présence d'oxyde rend a priori impossible la tenue du pseudo-substrat aux températures d'épitaxie nécessitées pour le carbure de silicium. En effet aux températures d'épitaxie classique, c'est-à-dire 1450°C et au-delà l'oxyde est fortement attaqué en ambiance hydrogène qui est l'ambiance pour l'épitaxie. Ceci est confirmé par l'article "Selective Epitaxial

Growth of Silicon Carbide on Patterned Silicon Substrates using Hexachlorodisilane and Propane" de Chacko Jacob et al., Materials Science Forum Vols. 338-342 (2000), pages 249 à 252. Cependant, même sans
5 ambiance hydrogène, sous vide l'oxyde se vaporise dès 1200°C. On pourrait envisager de remplacer l'oxyde de silicium comme couche de collage par du nitrure de silicium, cependant pour de nombreuses applications, il est très important d'un point de vue électrique d'avoir
10 une couche d'oxyde de silicium enterrée.

Une troisième solution consiste à réaliser un empilement de matériau SiC sur un substrat électriquement isolant tenant la haute température. On peut ainsi réaliser un substrat SiCOI sur support SiC
15 polycristallin ou SiC monocristallin de mauvaise qualité ou sur un autre support tenant la haute température. Il s'agit du même empilement que précédemment où le silicium support est, par exemple, remplacé par du SiC polycristallin. Cela permet de
20 lever le problème de la fusion du silicium. Mais il reste le problème de la dégradation de l'oxyde. L'obtention d'un tel empilement se fait par le procédé Smart-Cut®. Le SiC de la couche mince est du polytype voulu.

25 Il n'est apparemment pas fait état dans la littérature technique correspondante de travaux sur des épitaxies de SiC de polytype 6H ou 4H sur des substrats SiCOI. Cela est dû au fait qu'il est acquis que, pour des températures allant jusqu'à 1350°C, la qualité de
30 l'épithaxie de polytypes 6H et 4H sera de piètre qualité (cas de l'épithaxie sur SiCOI avec plaque support

silicium). D'autre part, au-delà de 1400°C, l'oxyde sera dégradé, c'est-à-dire détruit, voire recristallisé.

5 EXPOSE DE L'INVENTION

Les inventeurs de la présente invention sont cependant parvenus à réaliser des épitaxies sur tous ces différents types de matériaux et ont obtenu plusieurs résultats satisfaisants de façon inattendue.

10 L'oxyde ne s'est pas détérioré à haute température (1410°C - 1600°C) quand on a réalisé des épitaxies sur des substrats SiCOI formés d'un support en SiC supportant successivement une couche d'oxyde de silicium et une couche mince de SiC, permettant la
15 réalisation d'épitaxies de bonne qualité, comparables aux épitaxies sur du SiC massif.

Les inventeurs ont également réalisé des épitaxies de SiC de polytype 6H et 4H sur des substrats SiCOI pour lesquels le support est en silicium. Des
20 résultats encourageants ont été obtenus.

L'invention a donc pour objet un procédé de fabrication d'un substrat composite du type SiCOI comprenant les étapes suivantes :

- fourniture d'un substrat initial
25 comprenant un support en Si ou en SiC supportant une couche de SiO₂ sur laquelle est reportée une couche mince de SiC,

- épitaxie de SiC sur la couche mince de SiC,

30 caractérisé en ce que l'épitaxie est réalisée aux températures suivantes :

- à partir de 1450°C pour obtenir une

épitaxie de polytype 6H ou 4H sur une couche mince reportée de polytype 6H ou 4H respectivement, si le support est en SiC,

5 - à partir de 1350°C pour obtenir une épitaxie de polytype 3C sur une couche mince reportée de polytype 3C, si le support est en Si ou en SiC,

10 - à partir de 1350°C pour obtenir une épitaxie de polytype 6H ou 4H sur une couche mince reportée de polytype 6H ou 4H respectivement, si le support est en Si.

Avant l'étape d'épitaxie, il peut être prévu une étape de préparation du substrat initial pour améliorer la qualité de surface de la couche mince reportée de SiC. Cette étape de préparation peut
15 consister à soumettre la surface de la couche mince reportée de SiC à une opération choisie parmi le polissage, la gravure et une attaque à l'hydrogène.

Plusieurs couches de SiC peuvent être successivement épitaxiées sur la couche mince de SiC.

20 L'invention a également pour objet l'utilisation du substrat composite du type SiCOI obtenu par le procédé de fabrication ci-dessus pour la réalisation de dispositifs semiconducteurs.

25 L'invention a encore pour objet un dispositif semiconducteur réalisé sur un substrat composite du type SiCOI obtenu par le procédé de fabrication ci-dessus.

BREVE DESCRIPTION DES DESSINS

30 L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre

d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels :

- la figure 1 est une vue en coupe transversale d'un substrat SiCOI dont la couche mince de SiC a reçu une épitaxie de SiC, selon l'invention,
- la figure 2 est une vue en coupe transversale d'une diode Schottky réalisée en appliquant le procédé selon l'invention,
- la figure 3 est une vue en coupe transversale d'une diode bipolaire, de type PIN, réalisée en appliquant le procédé selon l'invention,
- la figure 4 est une vue en coupe transversale d'un transistor MESFET réalisé en appliquant le procédé selon l'invention,
- la figure 5 est une vue en coupe transversale d'un transistor MOSFET réalisé en appliquant le procédé selon l'invention.

DESCRIPTION DETAILLÉE DE MODES DE RÉALISATION DE L'INVENTION

Des épitaxies de SiC ont été réalisées sur des substrats SiCOI tels que celui représenté à la figure 1 et formé d'un support 1 supportant successivement une couche d'oxyde de silicium 2 et une couche mince de SiC 3. La couche mince 3 est une couche reportée. Le report peut être obtenu par la technique Smart-Cut®.

Pour un support 1 en SiC, on a réalisé des épitaxies de SiC de polytype 6H et 4H sur des couches minces 3 respectivement de polytype 6H et 4H à une température de 1450°C à 1550°C. On a aussi réalisé une épitaxie de SiC de polytype 3C sur une couche mince 3

de polytype 3C à partir de 1350°C. Ces couches épitaxiées sont référencées 4 sur la figure 1.

Durant l'épitaxie, la pression était la pression atmosphérique ou la pression du vide. Les gaz
5 utilisés étaient de l'hydrogène H_2 pour un flux de 3 à 200 l/min, du silane SiH_4 à raison de 4 à 2000 cm^3 normaux/min (4 à 2000 sccm) et du propane C_3H_8 à raison de 4 à 2000 cm^3 normaux/min (4 à 2000 sccm). Le dopant
10 utilisé pour déposer des couches dopées de SiC était l'azote à raison de 2 à 2000 cm^3 normaux/min (2 à 2000 sccm). L'épitaxie a été réalisée par une technique CVD.

Préalablement à l'épitaxie, la couche mince
3 peut être préparée par polissage ou gravure afin d'en améliorer la surface. On peut également effectuer in
15 situ une attaque de la surface de la couche mince 3 par de l'hydrogène.

Les qualités d'épitaxie et les niveaux de dopage obtenus sont équivalents à ceux obtenus en partant de substrats massifs.

20 Des épitaxies de SiC de polytype 6H et 4H sur des substrats SiCOI à couche mince de SiC de polytype correspondant et à support en silicium ont également été effectuées.

De façon inattendue, des épitaxies de bonne
25 qualité ont été obtenues à 1400°C sur une couche mince reportée de SiC de polytype 4H à désorientation de surface de 8°off.

Dans le cas d'une couche mince de SiC de polytype 6H, des inclusions de cubique ont été
30 observées. Ceci est probablement dû à la désorientation de surface du matériau utilisé pour la couche mince. Cette désorientation était de 3,5°off. Il apparaît

qu'une couche mince de SiC 6H désorienté de 8°off fournirait le même résultat que pour la couche mince de SiC 4H précédente.

Il est également possible d'épitaxier du
5 SiC 3C à partir de 1413°C en utilisant des substrats composite initiaux formé d'un support 1 en SiC, d'une couche d'oxyde de silicium 2 et d'une couche mince de SiC 3C. Le fait d'utiliser un support en SiC plutôt qu'en silicium permet d'épitaxier à plus haute
10 température.

Avec le procédé selon l'invention, les avantages de la filière épitaxie sur substrat massif sont conservés :

- qualité épitaxiale de la couche active
15 équivalente à la qualité épitaxiée sur ce substrat,
- faible résistance à l'état passant suivant l'architecture du composant, du choix de la plaque support ou du dopage de la sole pour la prise de contact ohmique,
- 20 - bonne conductivité thermique (suivant l'architecture du composant).

On obtient même des avantages supplémentaires:

- possibilité d'avoir une résistivité
25 électrique plus faible puisque la sole conductrice n⁺ est faite par épitaxie et peut atteindre des dopages plus élevés que ceux des substrats,
- possibilité d'utiliser des plaques support de diamètre quatre pouces ou au delà pour être
30 compatible avec les lignes de production silicium.

La démonstration de la faisabilité de ces épitaxies permet d'envisager la réalisation de

nombreuses applications. En effet, par la démonstration de ces possibilités, l'épaisseur de SiC sur oxyde peut être augmentée de façon maîtrisée et sans limitation, ce qui n'est pas le cas des empilements comprenant un
5 film de SiC transféré dont l'épaisseur est limitée à 1 μm environ. La réépitaxie permet également l'empilement technologique de couches de dopages différents, ce qui n'est évidemment pas le cas du SiCOI simple.

10 Plusieurs applications peuvent être mentionnées à titre d'exemple.

La ou les couches épitaxiées permettent la réalisation d'un dispositif pseudo-vertical sur SiC et substrat isolant (SiCOI) quel que soit le support du
15 transfert.

La figure 2 est une vue en coupe transversale d'une diode Schottky réalisée en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 101 en Si ou en SiC
20 supportant successivement une couche d'oxyde de silicium 102 et une couche mince reportée ou transférée 103 en SiC. Deux épitaxies de SiC successives ont été réalisées pour obtenir une première couche épitaxiée 104 dopée n^+ et une deuxième couche épitaxiée 114 dopée
25 n^- . Des niveaux de lithographie permettent d'obtenir la structure représentée à la figure 2 ainsi que le contact Schottky 105 sur la couche épitaxiée 114 et les contacts ohmiques 106 sur la couche épitaxiée 104. Une gravure 107 permet d'isoler la structure obtenue.

30 La prise de contact en face avant sur la couche tampon 104, fortement dopée et épitaxiée sous la couche active 114, remplace la prise de contact face

arrière des dispositifs de l'art connu. Les couches épitaxiées sont plus dopées que les substrats disponibles dans le commerce, ce qui est un autre avantage.

5 La figure 3 est une vue en coupe transversale d'une diode bipolaire, de type PIN, réalisée en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 201 en Si ou en SiC supportant successivement une couche d'oxyde de
10 silicium 202 et une couche mince reportée ou transférée 203 en SiC. Trois épitaxies de SiC successives ont été réalisées pour obtenir une première couche épitaxiée 204 dopée n^+ , une deuxième couche épitaxiée 214 dopée n^- et une troisième couche épitaxiée 224 dopée p. Des
15 niveaux de lithographie permettent d'obtenir la structure représentée à la figure 3 ainsi que le contact ohmique 205 sur la couche épitaxiée 224 et les contacts ohmiques 206 sur la couche épitaxiée 204.

 La figure 4 est une vue en coupe
20 transversale d'un transistor MESFET réalisé en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 301 en Si ou en SiC supportant successivement une couche d'oxyde de silicium 302 et une couche mince reportée ou transférée
25 303 en SiC. Deux épitaxies de SiC successives ont été réalisées pour obtenir une première couche épitaxiée 304 dopée p^- ou constituant une couche tampon semi-isolante et une deuxième couche épitaxiée 314 dopée n^- . Deux zones de surface 305 et 306 de la deuxième couche
30 épitaxiée ont été dopées n^+ par implantation. Des contacts ohmiques 307 et 308 ont été réalisés sur les zones de surface 305 et 306 respectivement. Un contact

Schottky 309 a été réalisé sur la deuxième couche épitaxiée 314, entre les zones de surface 305 et 306.

La figure 5 est une vue en coupe transversale d'un transistor MOSFET réalisé en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 401 en Si ou en SiC supportant successivement une couche d'oxyde de silicium 402 et une couche mince reportée ou transférée 403 en SiC. Une épitaxie de SiC a été réalisée pour obtenir une couche épitaxiée 404 dopée p. Deux zones de surface 405 et 406 de la couche épitaxiée ont été dopées n⁺ par implantation. Des contacts ohmiques 407 et 408 ont été réalisés sur les zones de surface 405 et 406 respectivement. Entre les contacts ohmiques 407 et 408, une couche d'oxyde de silicium 410 a été créée jusqu'à chevaucher les zones de surface 405 et 406. Enfin, une grille 409, par exemple en polysilicium, a été déposée sur la couche d'oxyde de grille 410.

Plus généralement, l'invention s'applique à tout dispositif pour lequel la couche active obtenue par le transfert de type Smart-Cut[®] sur un substrat de type isolant sur matériau ne présente pas une épaisseur ou des qualités électriques satisfaisantes.

La démonstration de l'épitaxie sur ce type de support permet d'extrapoler l'utilisation d'empilement SiC transféré (avec plaque support qui tient la température de l'épitaxie considérée) pour élaborer des substrats massifs en les utilisant comme germe de croissance pour les techniques de massif ou comme substrat d'épitaxie pour toute technique d'épitaxie à forte vitesse de croissance.

La démonstration de l'épitaxie de SiC 3C

monocristallin sur un support autre que du silicium permet d'envisager l'utilisation de ce matériau pour les applications haute puissance et même hyperfréquence pour ce polytype particulier.

REVENDICATIONS

1. Procédé de fabrication d'un substrat
5 composite du type SiCOI comprenant les étapes
suivantes :
- fourniture d'un substrat initial
comprenant un support (1) en Si ou en SiC supportant
une couche (2) de SiO₂ sur laquelle est reportée une
10 couche mince (3) de SiC,
 - épitaxie de SiC (4) sur la couche mince
(3) de SiC,
caractérisé en ce que l'épitaxie est réalisée aux
températures suivantes :
- 15 - à partir de 1450°C pour obtenir une
épitaxie (4) de polytype 6H ou 4H sur une couche mince
reportée (3) de polytype 6H ou 4H respectivement, si le
support (1) est en SiC,
- 20 - à partir de 1350°C pour obtenir une
épitaxie (4) de polytype 3C sur une couche mince
reportée (3) de polytype 3C, si le support (1) est en
Si ou en SiC,
- 25 - à partir de 1350°C pour obtenir une
épitaxie (4) de polytype 6H ou 4H sur une couche mince
reportée (3) de polytype 6H ou 4H respectivement, si le
support (1) est en Si.
2. Procédé selon la revendication 1,
caractérisé en ce qu'avant l'étape d'épitaxie, il est
prévu une étape de préparation du substrat initial pour
30 améliorer la qualité de surface de la couche mince
reportée (3) de SiC.
3. Procédé selon la revendication 2,

caractérisé en ce que l'étape de préparation consiste à soumettre la surface de la couche mince reportée (3) de SiC à une opération choisie parmi le polissage, la gravure et une attaque à l'hydrogène.

5 4. Procédé selon la revendication 1, caractérisé en ce que plusieurs couches de SiC sont successivement épitaxiées sur la couche mince de SiC.

 5. Utilisation du substrat composite du type SiCOI obtenu par le procédé de fabrication selon
10 l'une quelconque des revendications 1 à 4 à la réalisation de dispositifs semiconducteurs.

 6. Dispositif semiconducteur réalisé sur un substrat composite du type SiCOI obtenu par le procédé de fabrication selon l'une quelconque des
15 revendications 1 à 4.




FIG. 1




FIG. 2




FIG. 3

2 / 2




FIG. 4




FIG. 5

(12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION
EN MATIÈRE DE BREVETS (PCT)

(19) Organisation Mondiale de la Propriété
Intellectuelle
Bureau international



(43) Date de la publication internationale
1 avril 2004 (01.04.2004)

PCT

(10) Numéro de publication internationale
WO 2004/027844 A3

(51) Classification internationale des brevets⁷ : **H01L 21/76**

(21) Numéro de la demande internationale :
PCT/FR2003/050044

(22) Date de dépôt international :
1 septembre 2003 (01.09.2003)

(25) Langue de dépôt : français

(26) Langue de publication : français

(30) Données relatives à la priorité :
02/10884 3 septembre 2002 (03.09.2002) FR

(71) Déposants (pour tous les États désignés sauf US) : **COM-MISSARIAT A L'ENERGIE ATOMIQUE** [FR/FR]; 31-33, rue de la Fédération, F-75752 Paris 15^{ème} (FR). **S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES** [FR/FR]; Parc Technologique des Fontaines, Chemin des Franques, F-38190 Bernin (FR).

(72) Inventeurs; et

(75) Inventeurs/Déposants (pour US seulement) : **DI CIOCCIO, Léa** [FR/FR]; 418, chemin de Labis, F-38330 Saint Ismier (FR). **TEMPLIER, François** [FR/FR]; 10, allée des Terrasses de Criel, F-38500 Voiron (FR). **BILLON, Thierry** [FR/FR]; 292, rue du Parc de la Sure, F-38500 Coublevie (FR). **LETERTRE, Fabrice** [FR/FR]; 33, quai Jongkind, F-38000 Grenoble (FR).

(74) Mandataire : **LEHU, Jean**; c/o BREVATOME, 3, rue du Docteur Lancereaux, F-75008 Paris (FR).

(81) États désignés (national) : JP, US.

(84) États désignés (régional) : brevet européen (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).


Publiée :

— avec rapport de recherche internationale

[Suite sur la page suivante]

(54) Title: METHOD FOR THE PRODUCTION OF A COMPOSITE SICOI-TYPE SUBSTRATE COMPRISING AN EPITAXY STAGE

(54) Titre : PROCEDE DE FABRICATION D'UN SUBSTRAT COMPOSITE DU TYPE SICOI COMPRENANT UNE ETAPE D'EPITAXIE



(57) Abstract: The invention relates to a method for the production of a composite SICOI-type substrate comprising the following stages: provision of an initial substrate comprising an Si or SiC support (1) supporting an SiO₂ layer (2) on which a thin SiC layer (3) is applied; epitaxy of the SiC (4) on the thin SiC layer (3). Epitaxy is carried out at the following temperatures: from 1450 °C in order to obtain 6H or 4H polytype epitaxy (4) on the thin, applied 6H or 4H polytype layer (3) respectively; if the support (1) is made of SiC, from 1350C in order to obtain 3C polytype

epitaxy (4) on the thin, applied 3C polytype layer (3); if the support (1) is made of Si or SiC, from 1350 °C in order to obtain 6H or 4H polytype epitaxy (4) on a thin, applied 6H or 4H polytype layer (3) respectively if the support (1) is made of Si.

(57) Abrégé : L'invention concerne un procédé de fabrication d'un substrat composite du type SICOI comprenant les étapes suivantes : fourniture d'un substrat initial comprenant un support (1) en Si ou en SiC supportant une couche (2) de SiO₂ sur laquelle est reportée une couche mince (3) de SiC, épitaxie de SiC (4) sur la couche mince (3) de SiC. L'épitaxie est réalisée aux températures suivantes : à partir de 1450°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (1) est en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 3C sur une couche mince reportée (3) de polytype 3C, si le support (1) est en Si ou en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (1) est en Si.

WO 2004/027844 A3



— avant l'expiration du délai prévu pour la modification des revendications, sera republiée si des modifications sont reçues

(88) Date de publication du rapport de recherche internationale:

21 mai 2004

En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

INTERNATIONAL SEARCH REPORT

International Application No

PCT/FR 03/50044

A. CLASSIFICATION OF SUBJECT MATTER
IPC 7 H01L21/76

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 7 H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the International search (name of data base and, where practical, search terms used)

EPO-Internal, WPI Data, PAJ, INSPEC

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 02 43124 A (GHYSELEN BRUNO ;LETERTRE FABRICE (FR); S O I TEC SILICON ON INSULA) 30 May 2002 (2002-05-30) example 1	1-3,5,6
Y	LETERTRE F ET AL: "QUASIC SMART-CUT SUBSTRATES FOR SIC HIGH POWER DEVICES" MATERIALS SCIENCE FORUM, AEDERMANNSDORF, CH, vol. 389-393, 28 October 2001 (2001-10-28), pages 151-154, XP008018649 ISSN: 0255-5476 the whole document	1-3,5,6

☒ Further documents are listed in the continuation of box C.

☒ Patent family members are listed in annex.

* Special categories of cited documents:

- *A* document defining the general state of the art which is not considered to be of particular relevance
- *E* earlier document but published on or after the international filing date
- *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- *O* document referring to an oral disclosure, use, exhibition or other means
- *P* document published prior to the international filing date but later than the priority date claimed

- *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
- *&* document member of the same patent family

Date of the actual completion of the international search

2 April 2004

Date of mailing of the international search report

13/04/2004

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Szarowski, A

INTERNATIONAL SEARCH REPORT

International Application No

PCT/FR 03/50044

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT

Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	VINOD K N ET AL: "FABRICATION OF LOW DEFECT DENSITY 3C-SIC ON SiO ₂ STRUCTURES USING WAFER BONDING TECHNIQUES" JOURNAL OF ELECTRONIC MATERIALS, WARRENDALE, PA, US, vol. 27, no. 3, March 1998 (1998-03), pages L17-L20, XP009003060 the whole document	1-3,5,6
Y	NISHINO S ET AL: "PRODUCTION OF LARGE-AREA SINGLE-CRYSTAL WAFERS OF CUBIC SIC FOR SEMICONDUCTOR DEVICES" APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 42, no. 5, 1 March 1983 (1983-03-01), pages 460-462, XP000567924 ISSN: 0003-6951 the whole document	1-3,5,6
A	US 5 880 491 A (NAMAVAR FEREDDOON ET AL) 9 March 1999 (1999-03-09) the whole document	1,4-6
A	NEYRET E ET AL: "Deposition, evaluation and control of 4H and 6H SiC epitaxial layers for device applications" MATERIALS SCIENCE AND ENGINEERING B, ELSEVIER SEQUOIA, LAUSANNE, CH, vol. 80, no. 1-3, 22 March 2001 (2001-03-22), pages 332-336, XP004234724 ISSN: 0921-5107 page 332	1
A	FR 2 774 214 A (COMMISSARIAT ENERGIE ATOMIQUE) 30 July 1999 (1999-07-30) cited in the application the whole document	1
A	US 6 328 796 B1 (HOBART KARL D ET AL) 11 December 2001 (2001-12-11) column 8 -column 9	1,4-6

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/FR 03/50044

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
WO 0243124	A	30-05-2002	FR 2817395 A1	31-05-2002
			AU 2203702 A	03-06-2002
			EP 1338030 A2	27-08-2003
			WO 0243124 A2	30-05-2002
			TW 554452 B	21-09-2003
			US 2003219959 A1	27-11-2003
<hr/>				
US 5880491	A	09-03-1999	NONE	
<hr/>				
FR 2774214	A	30-07-1999	FR 2774214 A1	30-07-1999
			DE 69906491 D1	08-05-2003
			EP 1051737 A2	15-11-2000
			WO 9939371 A2	05-08-1999
			JP 2002502119 T	22-01-2002
			US 6391799 B1	21-05-2002
<hr/>				
US 6328796	B1	11-12-2001	AU 3213100 A	18-08-2000
			WO 0044966 A2	03-08-2000
<hr/>				

RAPPORT DE RECHERCHE INTERNATIONALE

Demande Internationale No

PCT/FR 03/50044

A. CLASSEMENT DE L'OBJET DE LA DEMANDE

CIB 7 H01L21/76

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement)

CIB 7 H01L

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés)

EPO-Internal, WPI Data, PAJ, INSPEC

C. DOCUMENTS CONSIDERES COMME PERTINENTS

Catégorie *	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
Y	WO 02 43124 A (GHYSELEN BRUNO ; LETERTRE FABRICE (FR); S O I TEC SILICON ON INSULA) 30 mai 2002 (2002-05-30) exemple 1	1-3, 5, 6
Y	LETERTRE F ET AL: "QUASIC SMART-CUT SUBSTRATES FOR SIC HIGH POWER DEVICES" MATERIALS SCIENCE FORUM, AEDERMANNSDORF, CH, vol. 389-393, 28 octobre 2001 (2001-10-28), pages 151-154, XP008018649 ISSN: 0255-5476 le document en entier	1-3, 5, 6

☒ Voir la suite du cadre C pour la fin de la liste des documents

☒ Les documents de familles de brevets sont indiqués en annexe

* Catégories spéciales de documents cités:

A document définissant l'état général de la technique, non considéré comme particulièrement pertinent

E document antérieur, mais publié à la date de dépôt international ou après cette date

L document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée)

O document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens

P document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée

T document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention

X document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément

Y document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier

Z document qui fait partie de la même famille de brevets

Date à laquelle la recherche internationale a été effectivement achevée

2 avril 2004

Date d'expédition du présent rapport de recherche internationale

13/04/2004

Nom et adresse postale de l'administration chargée de la recherche internationale

Office Européen des Brevets, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Fonctionnaire autorisé

Szarowski, A

C.(suite) DOCUMENTS CONSIDERES COMME PERTINENTS		
Catégorie	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
Y	VINOD K N ET AL: "FABRICATION OF LOW DEFECT DENSITY 3C-SIC ON SiO ₂ STRUCTURES USING WAFER BONDING TECHNIQUES" JOURNAL OF ELECTRONIC MATERIALS, WARRENDALE, PA, US, vol. 27, no. 3, mars 1998 (1998-03), pages L17-L20, XP009003060 le document en entier	1-3,5,6
Y	NISHINO S ET AL: "PRODUCTION OF LARGE-AREA SINGLE-CRYSTAL WAFERS OF CUBIC SIC FOR SEMICONDUCTOR DEVICES" APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 42, no. 5, 1 mars 1983 (1983-03-01), pages 460-462, XP000567924 ISSN: 0003-6951 le document en entier	1-3,5,6
A	US 5 880 491 A (NAMAVAR FEREDDOON ET AL) 9 mars 1999 (1999-03-09) le document en entier	1,4-6
A	NEYRET E ET AL: "Deposition, evaluation and control of 4H and 6H SiC epitaxial layers for device applications" MATERIALS SCIENCE AND ENGINEERING B, ELSEVIER SEQUOIA, LAUSANNE, CH, vol. 80, no. 1-3, 22 mars 2001 (2001-03-22), pages 332-336, XP004234724 ISSN: 0921-5107 page 332	1
A	FR 2 774 214 A (COMMISSARIAT ENERGIE ATOMIQUE) 30 juillet 1999 (1999-07-30) cité dans la demande le document en entier	1
A	US 6 328 796 B1 (HOBART KARL D ET AL) 11 décembre 2001 (2001-12-11) colonne 8 -colonne 9	1,4-6

RAPPORT DE RECHERCHE INTERNATIONALE

Renseignements relatifs aux membres de familles de brevets

De la demande internationale No

PCT/FR 03/50044

Document brevet cité au rapport de recherche		Date de publication	Membre(s) de la famille de brevet(s)	Date de publication
WO 0243124	A	30-05-2002	FR 2817395 A1	31-05-2002
			AU 2203702 A	03-06-2002
			EP 1338030 A2	27-08-2003
			WO 0243124 A2	30-05-2002
			TW 554452 B	21-09-2003
			US 2003219959 A1	27-11-2003
US 5880491	A	09-03-1999	AUCUN	
FR 2774214	A	30-07-1999	FR 2774214 A1	30-07-1999
			DE 69906491 D1	08-05-2003
			EP 1051737 A2	15-11-2000
			WO 9939371 A2	05-08-1999
			JP 2002502119 T	22-01-2002
			US 6391799 B1	21-05-2002
US 6328796	B1	11-12-2001	AU 3213100 A	18-08-2000
			WO 0044966 A2	03-08-2000